02.芯片产业逻辑

一、 共同的基本产业链逻辑

无论 CPU 还是功率器件，大致都要涉及：

• 设计：架构/IP/电路设计（EDA 工具支撑）
• 制造：晶圆厂流片（台积电、三星、中芯国际等）
• 封装测试：组装成实际可用芯片，测试良率
• 应用/终端：进入 PC、手机、车载、工业设备等

这些环节，这是一条“典型半导体价值链”，设计和制造最核心，最吃资本和技术。

1.1 设计阶段（上游偏知识产权和工具）

• 架构设计（Architecture）

  • 比如：x86（Intel/AMD）、ARM（Arm 公司）、RISC-V（开源）。
  • 这是最顶层的“蓝图”，决定了指令集、计算核心的逻辑。
  • 好比盖房子前先定“房型图纸”。
  • 输出是 架构/IP，交给芯片厂去实现。

• IP 核（Intellectual Property）

  • 指现成的、可复用的电路模块。
  • 除了 CPU 核心本身，还有存储控制器、接口（USB/PCIe）、AI 加速模块等。
  • Arm 就是全球最大的 CPU IP 提供商。

• 电路设计（Logic / Circuit Design）

  • 把架构/IP翻译成具体电路图。
  • 这里会用到 EDA(Electronic Design Automation,电子设计自动化) 工具（Synopsys、Cadence、Mentor）。
  • 输出是 版图（Layout），交给晶圆厂去制造。

1.2 制造阶段（核心在工艺）

• 晶圆代工（Foundry）

  • 台积电、三星、中芯国际是代表。
  • 他们根据设计公司提供的版图，用不同制程（5nm、7nm、14nm…）去生产。

• 关键点

  • 制程工艺：越先进，晶体管更小、功耗更低。
  • 光刻机、材料：ASML（荷兰）、东京电子（日本）、科磊（美国）等提供关键设备。

1.3 封装与测试阶段（下游组装）

芯片在制造完成时，只是 裸露的硅片（Die），非常脆弱，也无法直接使用。封装就是给这块裸片：

• 提供机械保护（防止氧化、污染、破损）
• 提供电气连接（把芯片引脚接出来，方便和电路板连接）
• 提供散热通道（芯片工作会发热，必须导出来）

早期只是“装个壳子”。现在有高端封装：2.5D/3D 封装、Chiplet（小芯片拼装）。AMD 的 Ryzen 就是用 Chiplet 提高良率和性能。

• 测试（Testing）

  • 检查电路功能、筛出良品。
  • 封测厂商：日月光（ASE）、长电科技、华天科技等。

1.4 应用与终端

• 最终进入 PC、服务器、手机、汽车等。
• 不同芯片会对应不同客户群，比如 CPU 主要是 PC/服务器厂商，而功率半导体可能直接进入汽车/家电。

二、不同芯片类型的差异

• 逻辑芯片（CPU/GPU/FPGA/ASIC）

  • 设计环节最复杂，依赖 EDA 工具和先进 IP（ARM、x86 授权）。
  • 制造必须用最先进工艺（5nm、3nm），高度依赖台积电、三星。
  • 投资逻辑 → 设计和制造环节最关键。

• 存储芯片（DRAM/NAND）

  • 技术壁垒在工艺，设计相对简单。
  • 行业极度集中（三星、海力士、美光三家主导）。
  • 投资逻辑 → 制造环节周期波动明显。

• 通信/模拟芯片

  • 对架构和电路设计经验要求高，但不一定需要最先进工艺（28nm、40nm 足够）。
  • 大多是 IDMs（德州仪器、ADI、博通）：自己设计+制造。
  • 投资逻辑 → 设计和市场份额重要，制造外包没那么关键。

• 功率半导体

  • 技术关键在材料（硅、碳化硅、氮化镓）。
  • 工艺不追求极小制程，更注重电流承受能力和可靠性。
  • 投资逻辑 → 材料和应用场景驱动（新能源车、充电桩）。

• 传感器（CIS、MCU、其他专用）

  • 设计与制造均有门槛，但对制程要求因品类而异。
  • 市场碎片化，客户定制化需求多。
  • 投资逻辑 → 封装测试和应用环节比重较高（尤其是 CIS → 封装对成像质量影响大）。

本文由OneCoder原创，按照CC BY-NC-SA 4.0 进行授权

我就想赚点钱微信公众号，投资交流